آموزش VHDL-قسمت هشتم: طراحی سلسله مراتبی

گروه توسعه FPGA پازج
منتشر شده در 16 اسفند 1397

در قسمت هشتم آموزش VHDL با چگونگی طراحی ماژولار و Port map کردن چند کامپوننت و همچنین با گرامر تعریف زیر برنامه ( procedure & function) آشنا میشویم. این قسمت آخرین قسمت از این سری ویدئوها با هدف آموزش FPGA به زبان VHDL میباشد.


این ویدئو نیز مبتنی بر برد FPGA پازج است. سورس مطالب ارائه شده در این ویدئو را میتوانید از لینک زیر دانلود کنید:


آموزش VHDL-قسمت هشتم: طراحی سلسله مراتبی

دیدگاه کاربران